从复杂的算法交易和交易前风险评估到实时市场数据传输，当今领先的交易公司、做市商、对冲基金、经纪商和交易所都在不断追求最低时延的交易执行，以获得竞争优势。

AMD 与全球领先的高级交易和执行系统提供商 Exegy 合作，取得了创世界纪录的 STAC-T0 基准测试结果，实现了最低 13.9 纳秒 ( ns ) 的交易执行操作时延。相比此前的记录，这一结果可令 tick-to-trade 时延至多降低 49%，是迄今为止发布的最快 STAC-T0 基准测试结果①。此前的最高速度记录为 24.2 纳秒，同样来自采用 AMD 加速卡的参考设计①。

STAC 基准测试是业界用于测试高速时间序列报价数据分析解决方案的标准。STAC-T0 基准测试评估 tick-to-trade 网络 I/O 时延，即接收和执行交易订单所需的时间。

这项新的 AMD 和 Exegy STAC-T0 高精度时间戳基准记录采用 AMD Alveo UL3524 加速卡实现，AMD Alveo UL3524 加速卡是一款专为快速交易执行而设计的金融科技卡，由 AMD Virtex UltraScale+ FPGA 提供支持，在配备 AMD EPYC 7313 处理器的戴尔 PowerEdge R7525 服务器中的 Exegy nxFramework 和 Exegy nxTCP-UDP-10g-ULL IP 核上运行，并配备 Arista 7130 平台和 Arista MetaWatch 7130 设备。

AMD Alveo UL3524 加速卡具备突破性的收发器架构、78 万个 LUT 的 FPGA 架构以及 1,680 个 DSP 计算片。该产品旨在加速硬件中的自定义交易算法，交易者可以根据自定义算法和 AI 交易策略定制其设计。

AMD 自适应和嵌入式计算事业部数据中心产品营销总监 Girish Malipeddi 表示：“在超低时延交易中，1 纳秒即可决定交易的盈亏。这项基准测试展示了经过独立量化和验证的真实结果，展现了 AMD 如何从整体上推动高速交易和金融技术突破边界与可能性。”

Exegy 提供了由必要的 FPGA IP 和相关软件组成的应用，以实现 Alveo UL3524 卡上的 STAC-T0 基准测试要求。

Exegy FPGA 解决方案总监 Olivier Cousin 表示：“通过完成此次最新 STAC-T0 基准测试，Exegy 和 AMD 很高兴能够创下 tick-to-trade 时延记录。今年的 STAC-T0 采用 Exegy 的 FPGA 开发框架和新的超低时延 TCP-UDP IP 协议栈，取得了迄今为止最出色的公开结果。”

①基于 AMD 和 Exegy 委托 Strategic Technology Analysis Center, LLC (STAC®) 进行的第三方测试，2024 年 4 月。“Exegy nxFramework 和 Exegy IP Core nxTCP-UDP-10g-ULL 在搭载 AMD EPYC™ 7313 处理器的戴尔 PowerEdge R7525 服务器中的 AMD Alveo™ UL3524 FPGA 加速卡上运行。”测试系统配置：AMD Alveo UL3524 加速卡（由 AMD Virtex™ Ultrascale+™ FPGA 驱动），运行 Exegy nxFramework 和 Exegy nxTCP-UDP-10g-ULL IP 核，安装在搭载 AMD EPYC 7313 处理器的戴尔 PowerEdge R7525 服务器上，搭配 Arista 7130 平台和 MetaWatch 7130 网关设备，运行 STAC-T0 基准测试。配置可能有所不同，进而产生不同的结果。

免责声明：市场有风险，选择需谨慎！此文仅供参考，不作买卖依据。

责任编辑：kj005